Acasă | Despre noi | feedback-ul
Indiferent de modul de organizare a conexiunilor logice declanșează diferite introducerea informațiilor referitoare la modul și pe această bază poate fi asincron sau sincron.
În declanșatori asincrone sunt doar informații (logice) intrări. declanșatoare Asynchronous distinge proprietatea declanșat uitam direct semnalele de la intrări, nu de numărare de întârziere în formarea de declanșare a elementelor.
„C“ Sincron declanșează în afară de intrările de informații sunt introduse ca de furnizare semnal de ceas. trigger simultană constă din COP (circuite combinaționale) și VC (elemente de memorie), care sunt utilizate ca elemente de întârziere sincrone D semnalelor de informație Q + pentru o singură perioadă a semnalului de ceas „C“. Din aceasta rezultă că diferența dintre sincrone și asincrone potențiale declanșează numai în utilizarea într-o varietate de funcții FL. În semnal EP sincron ceas furnizat acestora în momente de impact impuls modificări la 0 la 1 (sau 1 la 0), iar informațiile Q semnalează modificări nu afectează VC. semnal de ieșire Qr elementului de întârziere sincron primește o valoare a semnalului de intrare Q în momentul impactului semnalului de ceas în impulsuri S. Semnalul de ceas cu un td predeterminat de timp discret = 1, 2, 3 ... Din acest motiv, operațiunea de declanșare poate fi luată în considerare numai în acele puncte discrete, în următoarele condiții: xn semnalelor de intrare nu trebuie modificată în momentul când dC = 1; proces de tranziție care apar în punctele discrete anterioare în timp td. Ar trebui să se termine cu următoarele discrete de timp Momentele td + 1.
Astfel, efectul semnalului de ceas elimină complet din considerare fenomene tranzitorii în sincron flip-flop care se poate face într-un potențial de declanșare asincron, în care modificarea semnalelor de ieșire Qr VC cauzate de o schimbare a semnalelor de intrare Q + r.
Semnalul de ceas C efectuează temporar informații selektirovaniya semnale VC funcția Q + r la momentele de timp Td. Prin urmare, se impune ca valorile semnalelor de informații sunt adevărate în aceste momente.
În declanșatoare sincrone trecerea semnalelor la intrările nu sunt încă suficiente pentru a declanșa. Necesită puls de comandă suplimentară, care este alimentat la o intrare de temporizare sincron, sau așa-numitul.
Principalul dezavantaj al declanșatoare asincrone, limitând utilizarea lor în circuitele de mare viteză, - expunerea la semnalele pericole periculoase. Fenomenul concurenței sau, cum este numit, curse, este faptul că semnalele sunt aplicate la diferite intrări de date de declanșare, având un număr diferit de elemente. Din cauza întârzierilor de propagare între semnalele posibile schimburi de timp. Semnalele de meci poate fi o cauza de alarme false declanșează. Timing acest dezavantaj poate fi eliminat.
declanșatoare sincrone comparativ cu exponat asincron imunitate de zgomot mai mare. Rasturnare de declanșare sincron are loc numai cu ajutorul impulsuri de ceas a cărui durată este mult mai mică decât perioada lor. Restul semnalelor de intrare, exact ca zgomotul de diferite origini, trăgaciul nu răspunde. În managementul asincronă de răsturnare poate să apară atât semnalul util și de interferență.
Declanșatorul asincron folosit mai ales ca chei separatoare de frecvență interrupters. Computerul și tehnologie digitală în legătură cu prelucrarea informațiilor de pretutindeni folosind sistemul sincron.
Metode de control de declanșare
Fig. 58. Momentul de răspuns declanșează cu diferite metode de control: a) static; b) dinamic Direct (Edge 0.1); c) dinamică inversă (forfecare 1,0);
t - timp în care poate avea loc transferul invers
Specificitatea sincrone cu bistabile de control static este că, pentru un timp acțiunea de schimbare a semnalului de ceas de semnale de intrare de informații va duce la o nouă operație. Cu alte cuvinte, cu un statice declanșatoare sincrone controlează starea activă a ceasului de intrare se comporta ca asincron.
Gratuit de la aceasta declanșează un control dinamic în două etape.
Din schema bloc a unui declanșator în două etape, aceasta implică faptul că etapa de comutare master (TM) este intarziata tZD.TM = 3tZAD.SR. Același lucru ar trebui să fie durata minimă a semnalului de ceas, # 964; B ≥ 3tZAD.SR. etapa de comutare întârziere slave (TS) constă în întârzierea de propagare a semnalului în invertor DD1 / 1 și în declanșare, și anume tZD.TM = 4tZD.R.SR. Astfel, timpul de rezolvare
frecvența maximă de intrare
Acest tip de bistabile (Fig. 59) nu are stări nedefinite. caracteristică funcțională JK-flip-flop este că, pentru toate combinațiile de intrare, cu excepția uneia J n = n K = 1, se comportă ca RS-flip-flop, intrarea S J joacă rolul de intrare și de intrare K corespunde R-input. Când combinația de intrare J n = K n = 1 în fiecare ciclu de ceas rostogolirea apare și semnalele de ieșire de declanșare a schimba valoarea.
JK-declanșatori sunt dispozitive universale. versatilitatea lor are un caracter dual. În primul rând, aceste declanșatoare pot fi folosite în registre, contoarele, separatoare de frecvență și alte noduri, iar pe de altă parte printr-un anumit compus sunt constatări se aplică altor tipuri de factori declanșatori.
Atunci când semnalele de intrare J = H (0) și K = H (0) starea de ieșire nu este modificat, astfel încât acesta este stocat, cum a fost la momentul instalării. nivel de tensiune joasă (H) pe un element de intrare TTL anulează trecerea de la celălalt dintre intrările sale și deține semnalul de ieșire este la un nivel ridicat. Atunci când, prin intermediul intrărilor
J și K sunt stabilite la niveluri opuse de timp, în timp ulterior, ieșirile JK-flip-flop sunt setate la aceeași stare ca și RS-flip-flop.
Atunci când este aplicat J și K intrări sunt tensiuni la nivel înalt simultan (intrări pot conecta pur și simplu) trăgaciul fiind transferat, într-o stare opusă celei precedente. Dacă ar fi existat Qn = B (1), n = H (0), devine Qn + 1 = H (0) și n + 1 = B (1).
Pentru funcționarea fiabilă a celulelor de declanșare în dispozitivele de control multi-bit (contoare, registre) sunt declanșatoare în două etape (master - slave).
Dată fiind semnalul de ceas C funcția de tranziție JK-bistabilul este descrisă de
dC în care semnalul de impuls este declanșat pe frontul descrescător de la 1 la 0. Din aceasta rezultă că, atunci când dC = 0 Q + = Qr. t. e. a schimba informații Semnale J și K, care apar în procesul de tranziție, nu se poate schimba starea bistabilelor. Informații Semnale J și K nu trebuie schimbate numai în momente discrete sub dC = 1. Durata semnalelor C = 1 și C = 0 nu este reglementată.
Fig. harta 60. Karnaugh pentru funcțiile de tranziție JK-flip-flop
D-bistabile (Fig. 61), spre deosebire de JK trebuie să fie instalat într-o stare
0 și 1, o intrare de date (intrare D - date). Funcționale D bistabile de tip caracteristică este aceea că semnalul de ieșire Q în ciclul n + 1 urmează D n semnal de intrare în precedent ciclu de ceas n și menține (magazine) această stare până la următorul impuls de ceas. Cu alte cuvinte, D-flip-flop este întârziată de informații ciclu de ceas existente la intrarea D. Marca de bază D - prima literă a cuvântului întârziere engleză - strângere întârziere. -D trig-n-ry numit - întârziere declanșează. Act D-ra-funcțional Trigg este foarte simplu: Q + = D n.
Pentru D-flip-flop necesită doar patru externe de ieșire: date de intrare D, o intrare de ceas C și două ieșiri Q și. intrări suplimentare pot fi intrările asincrone S și R instalare, ele sunt, de asemenea, o prioritate în raport cu intrările D și C.
La intrarea D primește nivelul de tensiune „1“ sau „0“. În cazul în care, la un moment ulterior vine în creștere de margine a statului de ceas la ieșire Qn + 1 și n + 1 este o diagramă de înregistrare în tensiunile D-declanșare ale nivelurilor de intrare de înaltă și joasă și citirea lor. O condiție indispensabilă pentru funcționarea corectă a D-flip-flop - este prezența intervalului de timp de gardă UD impulsului de declanșare (disponibilitate nivel D) înainte de ceas UC (picătură timp tn + 1 - tn este stipulată date de referință privind datachit D-flip-flop).
În cele din urmă, considerăm schema de declanșatoare de conversie reciproce. Fig. 62, și - un circuit de frecvență compas prezentat în RST-, D- și JK-bistabile, respectiv. Trigger D poate converti la T (subgrupul 2), oferind suplimentar divizor de intrare EI rezoluție (Fig. 62 g). modul
-Trig D-ger pot folosi și RST-JK declanșatoare (Fig. 62 e). Din RST-declanșare poate fi obținut JK flip-flop prin schema (Fig. 62 g).
Fig. 62. Schemele de conversie pentru declanșatoare reciprocă
Meter este un dispozitiv, o pluralitate de semnale de intrare la un anumit cod care indică numărul de impulsuri recepționate la intrare. Contor - dispozitiv coerent pentru numărare impulsuri de intrare și de stabilire numărul lor în cod binar.
Contoare se bazează pe același tip de N legat (consecutiv) circuite de evacuare, fiecare dintre care, în general, constă dintr-un T bistabile (numărare două separatoare) și un circuit combinațional pentru formarea semnalelor de control de declanșare.
În circuite digitale contoare pot efectua următoarele micro-ops peste cuvintele de cod:
1) stabilirea stării inițiale (zero înregistrare cod);
2) înregistrarea informațiilor de intrare într-o formă paralelă;
3) stocarea informațiilor;
4) emiterea de informații stocate într-o formă paralelă;
5) creșterea - creșterea unității de cod stocate cuvânt (Up);
6) decrementare - scăderea cuvântul de cod stocate de un singur (în jos).
Parametrii și contoare de clasificare de bază. Parametrul principal este static unitatea contor de numărare M, care se caracterizează prin numărul maxim de impulsuri după sosirea pe care contorul este resetat. Fiecare flip-flop are două stări stabile, astfel încât numărul de combinații de semnale de ieșire luate din ieșirile tuturor bistabile și, în consecință, numărul maxim de impulsuri numărate este egal cu N
unde m - numărul de bistabile conectate în serie.
Fiecare dintre declanșează un lanț numit de evacuare contor. Cu toate acestea, dacă, de exemplu, m - 4, patru biți counter. Numărul maxim care poate conta Nmax contra. Se numește coeficient sau cont KSCH modulul (KSCH = Nmax). În cazul în care numărul de impulsuri de intrare mai KSCH Nmax. contra preaplin are loc. Astfel, este resetat din nou și ciclul se repetă.
După fiecare ciclu de numărare pe ieșirile ultimei bistabilului având o cădere de tensiune de 1, 0 sau 0 la 1. Această proprietate definește un al doilea contoare de atribuire: numărul de divizare de impulsuri de intrare. În cazul în care impulsurile de intrare sunt periodice și să urmeze cu o frecvență FBX. frecvența semnalului de ieșire este
Fout = FBX / KSCH. În acest caz, coeficientul este determinat prin numărarea factorul diviziune - KDEL.
Aceste contoare funcționează funcția de frecvență de divizare sunt numite contoare - divizori.
contoare digitale sunt clasificate după cum urmează.
Coeficientul (valoare absolută) a contului. binar (binar); binar-zece-cal (zece zile) sau un alt coeficient de cont; aleatoare; modul constant; Modul variabil.
În direcția de numărare. rezuma; substractiv; reversibile.
Conform metodei de obligațiuni pe piața internă. cu transferul secvențial; transfer paralel; transport combinat; inel; Johnson contoare. utilizați convenabil totalizare terminologie (UP - contor), contor în jos (în jos - contor), reversibilă (UP - jos - counter).