Dinamică de memorie de tip stochează informații în celulă sub forma de o capacitate de încărcare. scurgere de curent este invers deplasat p-n tranziție nu este mai mare de 10-10 A (0,1 nA), iar capacitatea - 0,1..0,2 pF deci constanta de timp de descărcare - mai mult de 1 mS. Prin urmare, fiecare 1..2 mS necesară pentru a produce containere reincarcarea elemente de stocare - regenerarea memoriei dinamice.
Fig. 5.30. Gestionarea memoriei de regenerare dinamică
Există mai multe moduri de a regenera organizarea de RAM dinamice în IPU.
Dezavantajul acestei metode constă în regenerarea mare pierdere de timp pentru regenerare - până la câteva procente din timpul de funcționare al ICS, iar de data aceasta poate crește cu memorie MPS. Astfel, utilizarea metodei de regenerare a timer-ul reduce performanțele MEA, deoarece în cazul în care regenerarea MP este într-o stare de repaus.
5.2.2. regenerare "transparent". Principalul avantaj al metodei este lipsa unei transparente întârzieri de regenerare MT în regenerarea RAM, deoarece regenerarea ales o astfel de sincronizare atunci când MP nu ocupă magistrala de sistem. După pornirea regenerarea, nu este necesar să-l dețină pe deplin. cicluri de regenerare poate fi alternată cu ciclurile de procesor, mai important, de a conduce procesul de regenerare este finalizat într-un timp care nu depășește 2 ms. Multe MT formează semnale speciale de marcare ocuparea forței de muncă pneuri. Aceste semnale pot fi folosite pentru a declanșa controlul de regenerare. Dacă MT (de exemplu, i8080) formează un semnal de linie ocupată, un astfel de semnal poate genera un circuit extern special.
De exemplu, în ciclul motorului MP i8080 pot apărea cicluri T4, T5, în care MP nu ia magistrala de sistem. Aceste perioade pot fi recuperate printr-un circuit special și utilizat pentru regenerare.
Microprocesorul are o regenerare contor încorporat Z80 și asigură procesul independent, în paralel cu prelucrarea informațiilor interne pe cip.
Figura 5.31. Structura DRAM LSI
Figura 5.32. Diagrama de sincronizare a DRAM LSI
RAM este cip selectat numai când RAS = CAS = 0, care permite selectarea a două blocuri de coordonate.
(. Figura 5 .33) Circuit regulator structural include:
un circuit de comandă cuplat la un generator de ceas, o regenerare cronometru și de declanșare, și logica de circuit L arbiter pentru generarea semnalelor de control.
Regenerarea poate fi realizată în două moduri - interne și externe. Dacă intrarea Refr rămâne inactivă 10..16 uS, atunci cererea este generată în timpul ciclului de regenerare de timer-ul intern, iar în caz de conflict, arbitrul preferă ciclul de memorie. Astfel, barele colectoare timer de regenerare utilizate disponibilitate. Atunci când cererea de regenerare externă ar trebui să fie format pe intrarea Refr.
PCS semnal - „cip Secure selectați“ diferit de CS tradițional, care, dacă este format PCS, este imposibil de a anula ciclul de memorie.
Ris.5.33. controler de DRAM
RD, WR - cererile de citire și scriere cicluri, respectiv.
X0, X1 - terminale pentru conectarea rezonatorului cuarț atunci când funcționează cu un oscilator intern. Extern X0 oscilator este de intrare la potențialul ridicat, iar pe X1 - frecvența CLK a oscilatorului extern.
Semnalul de ieșire SACUL \ KPD produs la începutul accesului memoriei ciclu. În cazul în care cererea de MT cade pe ciclul de regenerare, săculețul \ amânată până la începutul ciclului de citire / scriere.
Semnalul de ieșire XACK \ ( „Data Set Ready“) este produs la sfârșitul ciclului de citire / scriere.
Semnalele Sack \ i XACK \ poate fi utilizat pentru a controla potențialul de intrare la microprocesorul READY.