Schema de transfer accelerat. prezentat în Fig. 7.119, este conceput pentru a implementa funcțiile de transmitere a semnalelor paralele în unitatea procesorului. Accelerarea includerii unor astfel de scheme permite implementarea lanțurilor de transport paralele în procesoare cu o capacitate de biți mai mare de șaisprezece. Utilizarea acestor LSI-uri accelerează în mod semnificativ performanța ALU-urilor cu cifre crescătoare, asigurând recepția a până la patru perechi de semnale de propagare și generare, precum și generarea de semnale de propagare pe cinci ieșiri. [2]
Când utilizați schema de transfer accelerată. pentru a efectua operațiunile ASR, LSR (Figura 10.34), funcționarea sa este blocată. [4]
Cipul este o schemă de transfer accelerată pentru un nod logic aritmetic. [5]
Microcircuitele reprezintă schema transferului accelerat și sunt destinate formării transferului la efectuarea operațiilor aritmetice. [6]
Microcircuitele reprezintă schema transferului accelerat. [9]
Cipul este o schemă de transfer accelerată pentru un nod logic aritmetic. [10]
Cu W8, este recomandabil să folosiți o schemă de transfer accelerată pentru a genera transport paralel prin intrările CD / CD, în caz contrar întârzierea propagării semnalului CDO de la secțiune la secțiune se va acumula de-a lungul lanțului CD / CDO. [11]
Aceste semnale sunt proiectate să utilizeze schema de transfer accelerată K1 5IP4, care permite îmbunătățirea semnificativă a performanței unui dispozitiv pe 16 biți. [13]
La creșterea capacității de biți, microcircuitele pot fi conectate printr-o schemă de transfer accelerată sau printr-o schemă de transfer serial. [15]
Pagini: 1 2 3