MP se numește un dispozitiv de prelucrare a datelor software realizat prin intermediul tehnologiilor microelectronice în cazul uneia sau mai multor circuite integrate mari.
Structura generală a deputatului poate fi reprezentată de:
Structura MP include:
- unitate operațională sub forma UA și registru general;
- dispozitiv de control (CU), inclusiv registrele cu scop general;
- registrul de comandă (WG);
- contorul de comandă (SC);
Capacitatea de biți este înțeleasă ca numărul de cifre binare procesate de dispozitivul de operare MP.
Un reprezentant tipic al MP pe 8 biți este Intel 8080, KR 580.
Structura generală a deputatului este următoarea:
Dispozitivul de operare este reprezentat de: ALU, circuit de corecție zecimală, registru general A (baterie), în care unul dintre operanzi este localizat și după efectuarea operației rezultatul:
2 registre tampon BR1 și BR2.
În plus, registrele B-L pe 8 biți sunt disponibile în registrul general, accesat prin intermediul multiplexorului MPP. Registrele W și Z nu sunt programabile. Registrele B-L pot fi utilizate în perechi ca 16 biți.
SP - schema de creșteri. Folosit pentru a schimba conținutul contorului de programe și conținutul stiva.
Cu semnalul de comandă = 1, elementele logice 1 și 4 vor fi deschise. Ca urmare, valoarea de la magistrala internă de date este transmisă la cea externă. Dacă = 0, atunci valorile de la magistrala externă de date vor fi introduse la cea internă.
Dispozitivul de comandă și sincronizare este asamblat în conformitate cu schema cu logică "tare" și generează un semnal de control aplicat tuturor elementelor MP. Distribuția lor în timp asigură un semnal de sincronizare.
În plus, dispozitivul generează un semnal când scrie informații în memorie sau pe un dispozitiv extern. Atunci când transmite informații către MP pe magistralele de date, este generat un semnal DB.
HOLD - semnal de captare. Formată după finalizarea comenzii curente înainte ca următoarea comandă să fie executată.
HDLA este semnalul de confirmare a semnalului de captare.
INT este o cerere de întrerupere. MP este perceput după executarea comenzii actuale.
INT E - semnal de activare a întreruperii. Pot fi instalate de program.
WAIT - semnalul modului de așteptare al MP, în care MP este localizat la pregătirea dispozitivelor externe pentru procesul de schimb de informații.
READY - semnal pregătit de la dispozitive externe.
F1 și F2 - semnalul provenit de la generatorul de ceas.
Comenzile MP pot fi 1-, 2-, 3-byte.
4. Registrul. Se utilizează în comenzile de un octet care utilizează registrul, definit de codul de comandă.
Toate echipele sunt împărțite în următoarele grupuri:
1. comenzi de transmitere;
2. aritmetică, inclusiv algoritmi pentru adăugare, scădere, incrementare, scădere. Înmulțirea și împărțirea comenzii executabile a unui număr negativ sunt reprezentate de un cod suplimentar.
3. Logic: "și", "sau", schimbarea.
4. Comenzi de comandă și comenzi de intrare / ieșire de la dispozitive externe.
5. Comenzile de tranziție și de subrutină pentru salturi condiționate și necondiționate.
Un exemplu de procesor pe 16 biți este Intel-8086.
Microprocesorul conține registre de segment pe 16 biți.
CS pentru segmentul de cod
DS - registru suplimentar de segmente
SS - Înregistrarea segmentului segmentului Stack
IP pointer la instrucțiuni
Registrele de uz general de 16 biți (AX, BX, CX, DX). registrele și registrele indexului.
SP - Stek pointer
BP - indicatorul de bază
DI - indice de destinație
SI - indice sursă
Registrul de steaguri conține octeți care determină modurile de operare ale microprocesorului și rezultatele operării operațiilor. Există o coadă de instrucțiuni de 6 octeți; dispozitivul de control și sincronizare umple registrele coadă cu instrucțiuni și cozi de instrucțiuni în timpul procesării comenzii actuale.
Pe măsură ce coada de echipă este lansată, ea este umplută cu comenzi noi, în conformitate cu progresul programului. Aceasta oferă timp când selectați comenzi din memorie utilizând comenzile și registrele următoarelor comenzi.
Pentru a accesa aceste celule de segmentare folosite pentru a elibera memorie, respectiv 64 de segmente KB. (16 biți. Conținutul segmentului registru 16 este completat de hexazecimal drept zero și se adaugă la rezultatul 16 hexazecimal offset.
Registrele cu scop general pot fi împărțite în registre pe 8 biți în partea superioară și inferioară. AH, AL, BH, BL, CH, CL, DH, DL. - aceste registre sunt folosite ca parte a echipelor speciale.
Pentru a accesa segmentul de stivă, sunt utilizate registre speciale SP și BP. Registrele indexului D1 și S1 sunt folosite pentru a procesa operanții care ocupă octeți de memorie consecutivi (atunci când procesează șiruri de caractere). Valorile acestor registre în instrucțiuni specifice sunt adăugate la conținutul registrului de segmente și al decalajului.
Registrul emblematic este mărit cu biți în ceea ce privește modelul pe 8 biți, existând steaguri:
CF - transportați steagul de la cel mai înalt bit
OF - steagul de suprapunere
AF - pavilion suplimentar. transfer (pentru transfer zecimal).
PF este steagul de paritate.
PF = 1 dacă numărul de biți este egal, steagurile IF, DF, TF sunt steaguri de control.
IF - semnalizare de activare a întreruperii (poate fi instalată programat)
DF - flag de direcție la procesarea operanților de șir.
TF - flag de urmărire (microprocesorul execută prima comandă și se oprește).
Microprocesorul utilizează o unitate de control cu microprogram. Viteza ceasului este de 5-8 MHz.
1. Memorie virtuală de pagină pe segmente din pagina 4Gb, segmente 64Tb.
2. Memorie virtuală segmentată non-pagină cu segmente de 4 GB și o capacitate totală de 64TB.
3. Organizația de memorie a segmentului de pagini cu pagini 4Kb și segmente de până la 4GB.
4. Organizarea de memorie segmentată non-pagină cu segmente de până la 4 GB.
Caracteristică - includerea coprocesorului în structura generală.
Microcontrolerul are o arhitectură superscalare, ceea ce înseamnă că în orice moment poate fi executată mai prima comandă datorită prezenței în compoziția ALU 2 și numerele de dispozitiv de procesare în virgulă mobilă (FPU), care poate funcționa în paralel.
Structura include 2 dispozitive cache pentru memorie internă pentru introducerea comenzilor și a datelor.
Unitatea de predicție a ramificațiilor, care vă permite să preîncărcați o parte a programului, care este cel mai probabil să efectueze, ceea ce crește performanța globală cu 25%.
În ansamblul ALU și FPU, transportoarele din ALU sunt 5 pasive, în pasul FPU - 8, ceea ce crește productivitatea, deoarece Pe conductă, diferite componente realizează procesarea părților individuale ale fluxurilor de instrucțiuni.
Ca rezultat, aceste dispozitive funcționează în paralel, astfel încât o instrucțiune în virgulă mobilă este procesată pe 1 ciclu de ceas al mașinii, operațiile de multiplicare, divizare și adăugare sunt implementate în hardware.
Modelele recente microprocesoare dispun introducerea de memorie cache de nivel 2 si 3 pentru modelele care sunt plasate separat pe placa de microprocesor, cu toate acestea, există alte arhitecturi: AMD, care nu utilizează cache 2.3 - nivele, dar arată bine rezultate. procesoare pe 64 de biți există, de asemenea.