Registrele seriale (regiștrii de deplasare) sunt caracterizate prin înregistrarea numărului unui cod de serie. În ele, numărul de intrare și ieșire secvențial cifră cu cifră. Biți de acest registru sunt conectate în serie. Fiecare cifră la următoarea furnizează informații și simultan primește informații noi de cea anterioară. Lungimea fiecărei etape trebuie să aibă două elemente de stocare. Primul element de informație este transmisă de la o etapă anterioară, în timp ce al doilea element de memorie transmite informația către o descărcare ulterioară; apoi informațiile primite de către primul element de stocare este transferat la a doua și a lansat primul pentru a primi informații noi.
Astfel, registrul compus din celule de memorie binare conectate în serie ale căror stări sunt transferate (mutat) la celula următoare sub influența impulsuri de ceas. Ceas controlat de lucru registru. registre de deplasare poate fi condus de o secvență de impulsuri de ceas. În acest caz, registrele sunt numite un singur sa încheiat. În gestionarea doi, trei, patru, etc. secvențe de impulsuri de ceas la registrele includ, respectiv, două, trei și patru timpi, dar în caz general - pentru multicycle.
ceas rată de repetiție a impulsurilor este de obicei constantă. Multicycle înregistrează impulsuri de ceas, urmată de o secvență cu o defazare reciprocă a 2 / m el.grad unde 2 - puls perioadă de repetiție de una dintre secvențele, un m - număr de secvențe de impulsuri de ceas. registre cu un singur capăt de schimbare funcționează în conformitate cu diagrama bloc Figura 4.2, așa cum se arată pentru patru biți. Prima celulă de registru se referă la LSB-ul său, iar al patrulea - în vârstă. Cu acest aranjament, numărul de biți de înregistrare în registru se realizează pornind de la MSB ei. În aranjamentul invers de biți într-un registru care să conțină numărul ar trebui să înceapă cu LSB-ul său.
Figura 4.2. Schema bloc a registrelor cu un singur ciclu succesive (a)
și diagrama de timp (b)
Impulsurile de ceas sunt aplicate la toate celulele declanșează în același timp. Impactul lor are ca scop trecerea de declanșare de la un „1“ în starea „0“ cu unitatea de înregistrare în declanșare a celulei următoare.
În figura 4.2, b sunt diagramele de sincronizare care ilustrează un proces de înregistrare a informațiilor în registru. Ca un exemplu, codul 1011 este luat, corespunzător numărului setat la 11. Statul „0“ înainte de a înregistra registru de informații. În acest scop, în absența unui semnal de intrare furnizat la o serie de impulsuri de ceas, cu un număr de impulsuri egal cu numărul de cifre din registru. La înregistrarea de informații simultan cu primirea ceasului de cod furnizat. Carry ceas-avansare doresc să creeze informații de la un mai mic la un registru de descărcare mai vechi. Ca urmare, după a patra ceas puls celula registru de stat a primit corespunzător codul primit numărul patru biți.
Operația de citire de informații din registrele de serie pot fi efectuate în cod paralel sau în serie. Pentru transmiterea de informații într-un cod paralel utilizând ieșirile de biți de registru. Astfel, registrul de serie permite serial la paralel operațiunii de conversie, informația este citită într-un cod de serie secvențială implementată prin alimentarea impulsuri de ceas. Numărul registrului secvențial înregistrat poate fi mutat impulsuri ceas la una sau mai multe (k) biți. operații de schimbare corespund înmulțirea numărului de 2 k. De exemplu, faza de cod 0,010 de 2 de către un singur bit 0100 furnizează codul (numărul 4) în două categorii - 1000 cod (număr de 8).
Cu un singur ciclu este necesară punerea în aplicare a registrelor de deplasare să ia în considerare următoarele. Aceste impulsuri de ceas registre afectează transferul la starea „0“ declanșează toate biți simultan. Prin urmare unități, în registrele de sarcini cu un singur ciclu, în diviziune de timp pentru a fi rezolvate (cel puțin durata impulsului tp ceas) operațiuni de citire cu fiecare bit de blocare și de declanșare în procedura de descărcare de recensământ următor. În caz contrar, recensământul unitate la următoarea cifră nu este făcută.
Această problemă poate fi rezolvată prin includerea în lanțul de transmisie a semnalului de la o celulă la un alt element de întârziere. element de întârziere va întârzia unitate în celula ulterioară a impulsului de înregistrare pentru durata impulsului de ceas. Cu toate acestea, prezența elementelor de întârziere determină dramatismul circuitului în raport cu durata impulsurilor de ceas. Mai mult decât atât, pentru a întârzia elemente constând din elemente reactive L, C, împiedicau proiectarea integrală. În legătură cu respectiva separare se realizează circuitul înseamnă în unități de citire și de recensământ operațiunile de timp astfel de celule de implementare pe tragace cu întârziere internă (RS-, JK, D-flip-flops).
Atunci când este utilizat cu separarea de declanșare întârziere internă este realizată automat într-o unitate de timp și citirea recensământului operații ca stat nou un astfel de declanșare este generat după expirarea impulsuri de ceas.
O altă metodă de construire a registrelor cu un singur capăt schimbare este de a utiliza modul de push-pull de operare. In fiecare astfel de celulă include două registre de flip-flop (primare și secundare). Este controlat printr-o secvență de impulsuri de ceas. Separarea în unități de timp de operații de citire din celula anterioară și celula următoare în recensământul se realizează prin aceea că unitatea de citire a principalelor declanseaza efectuate la momentul primirii unui impuls de ceas, o unitate de înregistrare în care - la finalul impulsului de ceas.
În ceea ce privește circuitul considerat o metodă de construcție cu un singur ciclu de registru de deplasare este cel mai ușor de implementat folosind un cronometrat D-flip-flops. Schema de doi biți registru, executat pe D-flip-flop (prezentat în figura 4.3, a. Fig.3b diagrame de sincronizare ilustrează procesul de unități se deplasează în registru spre cel mai semnificativ bit. In contrast cu intrarea de declanșare a unui „Set Zero“ în registrul de declanșare este inversat . input inversata „Reducerea la zero“ a tuturor șlapi combinate cu intrare cronometrat și este conectat la principalul factor declanșator la autobuz celulele registrului ceas T direct, declanșează suplimentare - prin intermediul NU elementului.
Figura 4.3. Schema registru unic serial încheiat în D-bistabile (a) și graficele de cronometrare (b)
In starea initiala, toate declanseaza registrul sunt setate la „0“ (figura 4.3, b). Când un semnal este prezent la intrarea primului I2 impuls de ceas prin elementul deschis este scris în unitatea principală a primei declanșare de descărcare (celulă). Q1 = 1 semnal este transmis pe suplimentar de date de intrare flip-flop a primei celule, ci pentru ieșirea invertorului funcționează T său semnal = 0, elementul I2 este închis și un flip-flop suplimentar rămâne în „0“ de stat (Q1 = 0).
La finalul primului impuls de ceas pentru ambele intrări I2 element de zăvorâre suplimentar al primei celule unitate este prezent, se comută Q starea = 1. Astfel, rezultatul primirii primului impuls de ceas într-o unitate de înregistrare, atât prima celulă de declanșare. Starea de "1" este stocat pe elementul principal de declanșare intrări I1 (Q1 = 1, T = 0), și în continuare - la elementul intrări I2 (Q1 = 1, T = 1). Dacă semnalul de pe registrul de intrare este egal cu zero, atunci a doua livrare impuls de ceas conduce la blocarea elementelor I1. I2 de principalul factor declanșator al primei celule și se trece la starea „0“. Astfel, celula de bază a doua intrări flip-flop elementul I2 (Q1 = 1, T = 1) transformă Q2 = 1.
La acțiune bloc al doilea impuls de ceas de declanșare prima celulă suplimentară este menținut într-o poziție Q1 = 1 pe ambele intrări elementul I1. și opțional celula de declanșare al doilea rămâne în stare Q2 = 0, la ambele elementul său intrări I1.
După închiderea celui de al doilea ceas elemente de impulsuri I1. I2 de declanșare suplimentar de închidere prima celulă, care determină trecerea în starea de flip-flop Q1 = 0. trigger celulă suplimentară este tradus într-un al doilea stat Q2 = 1 unit în prezența elementului său intrări I2. Astfel, există o mișcare a registrului de informații de intrare în a doua categorie.
Fiecare registru celulă (descărcare) Multicycle este cazul general al n conectate în serie bistabile. registrul multicycle este controlată de n secvențe de impulsuri de ceas, fiecare dintre secvențele este proiectat pentru a controla același nume declanșează celule. Mod de aplicare Multicycle este o altă metodă de diversitate timp de citire și scriere operațiuni de biți de informație înregistrați. Avantajul principal al multicycle înregistrează - conținutul lor ridicat de informații, din cauza unui număr mare de ieșiri fiecare bit.
Construcția de registre de deplasare în doi timpi este prezentat în registrul exemplu de doi biți (Fig.4.4, a).
Fiecare celulă este format din cei doi D-bistabile ale sistemului anterior. Controlul celulelor de bază declanșează făcute de ceas T1. și mai departe - T2. Defazajul al doilea ceas în raport cu prima secvență este egală cu (T / 2).
Procesul de înregistrare a informațiilor (în prezența unui singur semnal de la intrare) ilustrează diagramele de sincronizare Fig.4.4, b. Primul impuls de ceas pe canalul T1 este înregistrat în unitate a primului bistabilului primei celule. Apoi, puls ceas pe unitatea de canal T2 stocate în al doilea bistabilul primei celule. A doua unitate de canal T1 citire impuls de ceas este realizat din primul bistabilul al primei unități de celule și înregistrarea în primul flip-flop a doua celulă. Al doilea impuls de ceas pe canalul T2 este setat la „0“ al doilea bistabilului primei celule și a doua celulă se înregistrează a doua unitate de declanșare.